因此，ESD 保护器件针对 USB4 数据速率的适用性应该通过散射参数来评定，尤其是通过|S21|（插入损耗或αIL）和|S11|（回波损耗或αRL）来描述由于ESD保护器件造成的额外信号衰减和反射。需要注意的是，散射参数是在 50 欧姆单端系统（100欧姆差分）上测得的，因为这是测量设备的标准，而 USB 4 数据线通常具有 90-80 欧姆差分（45-40欧姆单端）的线路阻抗。

封装设计如何支持 ESD 保护的射频性能

因此，与电容相同但电感更高的 ESD 保护器件相比，电感更低的 ESD 保护器件具有更出色的射频性能。首先，更低的对地电感使 ESD 保护器件能够更快速地反应，从而降低 ESD 脉冲等快速瞬变的钳位。出于这两种原因，高速数据线的 ESD 保护首选无键合线单片硅封装。窄焊盘封装支持低回波损耗的系统设计。

关于主机/器件插入损耗预算的概述如下所示。USB 4 第 2 代（10 Gbps）的主机/器件预算比 USB 4 第 3 代（20 Gbps）要小，因此可对长达 2m 的线缆投入更大预算。

相对于交流耦合电容放置 ESD 保护器件

另一个重要的选择是 ESD 保护器件的位置。USB  3.2 在 Rx 输入之前采用了一个可选交流耦合电容，而该电容则成为 USB 4™ 的强制要求。 这样一来， ESD 保护器件就只能放置在连接器与连接器正后方的交流耦合电容之间（位置1）或交流耦合电容与收发器之间（位置2）。

△ 相对于 USB4 Rx 交流耦合电容的两个 ESD 保护器件位置选项

从系统级 ESD 保护的角度来看，位置 1 显然是首选位置，原因有两个。首先，在该位置可以对交流耦合电容器提供 ESD 瞬变保护。其次，为实现最有效的 ESD 保护，建议在 ESD 保护器件和收发器 IC 之间设置尽可能多的线路电感。根据经验，10 mm 的附加走线意味着大约 3-3.5 nH 电感。为了直观地看到这种效果，我们比较了两个电磁干扰（EMI）扫描仪的测量结果，在此过程中，我们使用了带有两个 ESD 保护管脚尺寸的 USB 3 板来比较同一 ESD 保护器件在这两个位置的效率。结果表明，连接器正后方的保护位置可显著降低收发器 IC 的电场强度。

△ 使用 EMI 扫描仪比较两块板发射的 EMI

信号引脚通过 TLP 脉冲激发，而 EMI 电场强度则采用二维形式记录。左侧板的 ESD 保护器件安装在连接器与收发器 IC 之间的中间位置，而右侧板的 ESD 保护器件则安装在连接器正后方的首选位置。这降低了系统中的 EMI 电场强度，尤其是显著降低了收发器 IC 上的电场强度。

ESD 保护器件的位置对保护器件所需的额定电压具有直接影响。USB Type-C^® 连接器允许连接使用 USB 3.x 标准的器件，而该标准允许的最高电压为 2.8 V。如果 ESD 保护器件在位置 1（连接器的正后方），则位置 1 处使用的 ESD 保护器件应具有高于 2.8 V 的 VRWM 额定电压，正如我们在之前的白皮书中讨论的那样。（点击「阅读原文」，可下载阅读相关白皮书《为USB4TM选择ESD保护器件》）

综上所述，USB 4 是提高最常用接口数据传输速度路线图的下一阶段。ESD 保护器件能够以较低的插入损耗和回波损耗支持达到这些数据速率。在 10 GHz 频率范围内，保护器件的低电感开始变得与低电容一样重要。当将保护器件安装在连接器的正后方，以充分利用固有的信号线路电感，保护交流耦合电容时，就可以实现最出色的系统级 ESD 性能。在这个位置，保护器件的 VRWM 额定电压需大于 2.8 V，因为 USB Type-C^® 允许将 USB 3.x 接口连接至 USB 4^TM 接口，而 USB 3.x 接口规格允许的最高电压为 2.8 V。